ОГЛАВЛЕНИЕ
ПЕРЕЧЕНЬ СОКРАЩЕНИЙ 4
ВВЕДЕНИЕ 5
Глава 1. Анализ существующих РСнК и ПЛИС, и методов и алгоритмов
проектирования ИС с использованием макроблоков на их основе 15
1.1 Анализ архитектуры существующих российских РСнК и ПЛИС 15
1.2 Анализ существующих методов и программных средств,
использующихся в маршруте проектирования ИС с параметризованными
макроблоками на основе российских РСнК и ПЛИС 21
1.3 Анализ существующих методов и программных средств,
использующихся в маршруте проектирования ИС с параметризованными
макроблоками на основе зарубежных РСнК и ПЛИС 25
1.4 Анализ методов генерации макроблоков из библиотечного базиса РСнК31
1.5 Анализ методов статического временного анализа схем на базе РСнК 34
1.6 Выводы 38
Глава 2. Разработка подхода к компиляции макроблоков РСнК и ПЛИС в
составе проектируемых ИС на их основе 41
2.1 Подход к генерации параметризованных макроблоков 43
2.2 Разработка формализованной модели параметризованных макроблоков 47
2.3 Исследование эффективности применения специализированных
трассировочных ресурсов при разработке гибких макроблоков 62
2.4 Выводы 70
Глава 3. Разработка методов для оценки быстродействия интегральных
схем на основе РСнК и ПЛИС 72
3.1 Метод коррекции расчетной задержки схем на основе РСнК и ПЛИС 73
3.2 Метод динамической характеризации логических элементов после
архитектурно-зависимого ресинтеза схемы на основе РСнК и ПЛИС 89
3.3 Выводы 101
Глава 4. Программная реализация разработанных методов 103
4.1 Реализация идентификации макроблоков из функционального описания
схемы 103
4.2 Разработка параметризованных средств для компиляции макроблоков на
языке Verilog 1063
4.3 Разработка параметризованных средств для компиляции макроблоков на
языке Tcl 114
4.4 Программная реализация быстрой оценки быстродействия ИС 120
4.5 Программная реализация метода оценки быстродействия схем после
структурного ресинтеза логического элемента РСнК 123
4.6 Выводы 132
ЗАКЛЮЧЕНИЕ 133
СПИСОК ЛИТЕРАТУРЫ 135
