Введение
Глава 1. Обзор существующих методов восстановления работоспособности устройств памяти 12
1.1 Этапы оптимизации выхода годных микросхем 12
1.2 Оптимизация выхода годных устройств памяти 15
1.3 Современные методы восстановления работоспособности устройств памяти 16
1.3.1 Этапы восстановления работоспособности устройств памяти 17
1.4 Различные встроенные подходы к восстановлению работоспособности устройств памяти 20
1.4.1 Аппаратное восстановление работоспособности памяти 21
1.4.2 Программное восстановление работоспособности памяти 22
1.4.3 Самовосстановление работоспособности памяти 22
1.5 Обзор стандартов тестопригодного проектирования 23
1.6 Стандарт IEEE 1149.1-2013 - Порт тестового доступа и архитектура граничного сканирования 25
1.7 Исследование архитектуры стандарта IEEE 1500 29
1.8 Инфраструктурный СФ-блок, реализующий восстановление работоспособности систем памяти 33
1.8.1 Архетиктура обертки памяти - mwrapper 34
1.8.2 Управление процесса восстановления работоспособности систем памяти... 36
1.9 САПР для создания HDL-описаний 36
1.10 Выводы по первой главе 37
Глава 2. Разработка метода оптимального проектирования анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 39
2.1 Анализ возможности восстановления работоспособности устройств памяти. 39
2.2 Алгоритмы анализа возможности восстановления з
2.3 Метод проектирования анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 46
2.4 Практическая реализация схемы анализатора 49
2.4.1 Принцип работы базовых модулей 55
2.4.2 Принцип работы основных модулей 55
2.5 Анализ результатов моделирования и синтеза 55
2.6 Выводы по второй главе 60
Глава 3. Исследование и разработка маршрутов восстановления работоспособности систем памяти 61
3.1 Маршрут восстановления работоспособности систем памяти 61
3.2 Логическая схема, осуществляющая трансфер инструкций по восстановлению работоспособности памяти 66
3.3 Маршрут восстановления работоспособности систем памяти с применением принципа контейнера 69
3.4 Результаты моделирования схемы FCU-контроллера с применением принципа контейнера 72
3.5 Маршрут восстановления работоспособности систем памяти с применением принципа выборочного контейнера 75
3.6 Результаты моделирования схемы FCU-контроллера с применением принципа выборочного контейнера 79
3.7 Выводы по третьей главе 82
Глава 4. Разработка программного обеспечения для генерации Verilog-описаний СФ-блоков, реализующих восстановление работоспособности устройств памяти 83
4.1 Описание программы BISR COMPILER 83
4.2 Входные конфигурационные параметры программы BISR COMPILER 85
4.2.1 Определение параметров анализатора, предназначенного для решения задачи восстановления работоспособности устройств памяти 86
4.2.2 Определение параметров FCU-контроллера 87
4.3 Ядро программы BISR COMPILER 88
4.4 Список шаблонов программы BISR COMPILER 90
4.5 Маршрут проверки Verilog-описаний с помощью программы BISR COMPILER 91
4.6 Оценка эффективности программы BISR COMPILER 93
4.7 Выводы по четвертой главе 100
Заключение 102
Обозначения и сокращения 104
Список литературы
