Введение
Глава 1. Анализ существующих методов повышения отказоустойчивости ПЛИС типа FPGA и постановка задачи исследования 19
1.1. Анализ объекта исследования – ПЛИС 19
1.2. Причины и виды отказов 29
1.3. Существующие алгоритмы, методы и средства диагностирования и реконфигурации логики ПЛИС типа FPGA
1.3.1. Методы диагностирования 32
1.3.2. Методы реконфигурации 37
1.4. Постановка задачи исследования 42
Выводы по главе 1 47
Глава 2. Генетический алгоритм диагностирования ПЛИС 50
2.1. Генетические алгоритмы как универсальный метод решения задач оптимизации и поиска 50
2.1.1. Базовые понятия генетических алгоритмов 51
2.1.2. Общие техники усовершенствования ГА 58
2.1.3. Применение ГА в решении различных задач 61
2.2. Построение модели частичных отказов логических элементов ПЛИС 63
2.2.1. Частичные отказы ФПТ элементов 63
2.2.2. Частичные отказы LUT-элементов 66
2.3. Математическая модель генетических алгоритмов 68
2.3.1. Шаблоны и теорема шаблонов 68
2.3.2. Подходы на основе теории вероятности и математической статистики 70
2.3.3. Модель Воса и Липинса
2.4. Разработка генетического алгоритма диагностирования ПЛИС 76
2.5. Выводы по главе 2 85
Глава 3. Генетический алгоритм реконфигурации ПЛИС 87
3.1. Разработка генетического алгоритма поиска компактного множества работоспособных элементов 87
3.1.1. Формализация задачи 87
3.1.2. Базовый приближенный алгоритм 89
3.1.3. Генетический алгоритм
3.2. Обоснование сходимости генетического алгоритма к точному решению 95
3.3. Разработка программы поиска компактного множества работоспособных элементов
3.3.1. Используемые инструментальные средства и технологии 105
3.3.2. Структура программной системы 107
3.4. Разработка программы автоматического синтеза множества комбинационных схем для целей реконфигурации 111
3.4.1. Реконфигурация схемы на LUT-элементах 112
3.4.2. Реконфигурация схемы на ФПТ элементах 116
3.4.3. Формирование возможных отказов схемы 117
3.4.4. Программная реализация 118
3.5. Выводы по главе 3 119
Глава 4. Разработка модифицированных методов рабочего и тестового контроля логических элементов LUT 122
4.1. Рабочий контроль LUT путём использования второй половины дерева передающих транзисторов 122
4.2. Тестовый контроль LUT путём использования второй половины дерева передающих транзисторов 131
4.3. Контроль дерева LUT путём использования второй половины дерева передающих транзисторов с дублированием настройки 132
4.4. Контроль дерева LUT путём использования второй половины дерева передающих транзисторов с дублированием настройки и инверторов переменных 134
4.5. «Обратное» диагностирование логического элемента LUT 138
4.6. Моделирование предложенных методов контроля логических элементов LUT 146
4.7. Выводы по главе 4 152
Глава 5. Оценка эффективности предложенных алгоритмов и методов 154
5.1. Параметры генетического алгоритма 154
5.2. Оценка эффективности двухуровневого кодирования 161
5.3. Оценка эффективности «обратного» диагностирования LUT 169
5.4. Комплексная оценка эффективности предложенных методов 176
5.5. Выводы по главе 5 182
Заключение 184
Список использованных источников
