Введение
ГЛАВА 1. Анализ методов снижения энергопотребления цифровых КМОП СБИС 12
1.1. Сравнение влияния качества схемотехнических решений современных микропроцессоров на энергопотребление 12
1.2. Методы снижения энергопотребления в цифровых схемах 18
1.3. Снижение напряжения питания и уменьшение проектных норм 20
1.4. Динамическое управление частотой и напряжением питания 21
1.5. Включение дополнительных тактов останова в конвейер 23
1.6. Использование нескольких напряжений в одном кристалле. 24
1.7. Применение технологии «кремний на изоляторе» 26
1.8. Метод селективного отключения синхросигнала 27
1.9. Использование средств САПР 30
1.10. Выводы, постановка задачи , 31
ГЛАВА 2. Эффективность отключения блоков в тактах останова для микропроцессоров, ориентированных на встроенные применения 36
2.1. Анализ типовой задачи для встраиваемых применений 37
2.2. Исследование структуры энергопотребления RISC микропроцессора для встраиваемых применений 43
2.3. Оценка эффективности отключения блоков для типовых режимов работы микропроцессора 51
2.4. Система моделирования для исследования логической модели микропроцессора 56
2.5. Оценка эффективности селективного отключения блоков микропроцессора 62
2.6. Методика оценки эффективности селективного отключения блоков микропроцессора 65
2.7. Выводы 72
ГЛАВА 3. Оптимизация структуры конвейера с целью уменьшения параметра «энергопотребление/производительность» 74
3.1. Анализ возможности реализации отключения неиспользуемых блоков без снижения производительности в рамках существующего конвейера 74
3.2. Анализ вариантов оптимизации структуры конвейера исследуемого микропроцессора на примере К1 78
3.3. Анализ структуры конвейера RISC-микропроцессора на примере IDT79R32364 80
3.4. Методика структурной оптимизации конвейера команд 82
3.5. Выводы 87
ГЛАВА 4. Применение разработанных методик при проектировании rise микропроцессора к2 с уменьшенным показателем «энергопотребление/производительность» 88
4.1. Применение методики оценки эффективности селективного отключения блоков микропроцессора при проектировании микропроцессора К2 89
4.2. Применение методики структурной оптимизации конвейера команд при проектировании микропроцессора К2 99
4.3. Комплекс структурных и схемотехнических решений, позволяющий оптимизировать структуру конвейера с целью уменьшения параметра
«эн ер гопотреблен непроизводительность» 115
4.4. Выводы 116
ГЛАВА 5. Разработка и исследование микропроцессора с оптимизированной структурой конвейера 119
5.1. Структура оптимизированного конвейера с учетом предложений по оптимизации структуры конвейера 119
5.2. Основные характеристики микропроцессора с оптимизированной структурой конвейера 121
5.3. Стенд для исследования микропроцессоров К1 и К2. Результаты измерений энергопотребления 124
5.4. Сравнение энергопотребления наиболее близких аналогов RISC-микропроцессора К2 129
5.5. Выводы 132
Заключение. Основные результаты диссертации 133
Литература
