Введение
Глава 1. Сравнительный анализ кодер-декодеров, исправляющих однократные ошибки, применяемых для повышения сбоеустойчивости оперативных запоминающих устройств 14
1.1. Обзор основных методов помехоустойчивого кодирования для ОЗУ
1.2. Алгоритмические и схемотехнические особенности кодов и кодер-декодеров 23
1.3. Моделирование и синтез декодеров 26
1.4. Тестовая структура ОЗУ 39Кх39 по нормам проектирования 0,25 мкм КМОП КНИ с кодер-декодером Хсяо (39, 32) 32
1.5. Разработка кодер-декодеров для ОЗУ КЭШ-памяти второго уровня микропроцессора 36
Выводы 38
Глава 2. Снижение аппаратурных затрат и повышение быстродействия декодера Хсяо 40
2.1. Алгоритмические и схемотехнические особенности кодов и кодер-декодеров 41
2.2. Сравнение вариантов декодеров Хсяо с минимизированными по составу элементами 51
Выводы 56
Глава 3. ОЗУ с кодер-декодерами, исправляющими двукратные смежные ошибки 57
3.1. Особенности применения помехоустойчивых кодов для исправления двукратных смежных ошибок 60
3.2. Оптимизация SEC-DAEC кодов по критерию помехоустойчивости 62
3.3. Моделирование и сравнительный анализ кодер-декодеров SEC-DAEC кодов 63
Выводы 67
Глава 4. Повышение устойчивости подсистемы динамической памяти микропроцессора к временному функциональному отказу одной из СБИС ДОЗУ 69
4.1. Технология CHIPKILL 71
4.2. Методы с использованием помехоустойчивых кодов, исправляющих смежные ошибки 73
4.3. Сравнительный анализ методов повышения устойчивости к временному функциональному отказу одной из СБИС ДОЗУ 78
Выводы 82
Глава 5. Снижение числа служебных запросов в сбоеустойчивых ДОЗУ с функцией перезаписи данных 83
5.1. Разработка устройства регенерации данных в ДОЗУ с элементами помехоустойчивого кодирования 83
5.2. Поведенческое моделирование подсистемы динамической памяти 87
Выводы 90
Заключение 91
Список использованной литературы 93
